AD7674ACPZRL vs AD7951BCPZRL مقارنة
مقارنة تفصيلية جنبًا إلى جنب لـ AD7674ACPZRL بواسطة Analog Devices و AD7951BCPZRL بواسطة Analog Devices. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.
مقارنة المواصفات
| المعامل | AD7674ACPZRL | AD7951BCPZRL |
|---|---|---|
| العلامة التجارية | Analog Devices | Analog Devices |
| الفئة | ADC/DAC | ADC/DAC |
| حالة دورة الحياة | نشط | نشط |
| الدقة | 18 bits | 14 bits |
| Architecture | SAR (Successive Approximation Register) | SAR (Successive Approximation Register) |
| Sampling Rate (Warp mode) | 800 kSPS | — |
| Sampling Rate (Normal mode) | 666 kSPS | — |
| INL (Integral Non-Linearity) | 2.5 LSB (max) | — |
| Differential Input Range | ±VREF (VREF = 5 V typical) | — |
| Number of Channels | 1 (single differential input) | — |
| Data Interface | Parallel, Serial | — |
| Analog Supply Voltage | 5 V | — |
| Digital Supply Voltage | 3 V or 5 V | — |
| درجة حرارة التشغيل | -40C to +85C | — |
| العلبة / الحالة | 48-LFCSP (7x7 mm) with Exposed Pad | — |
| نوع التركيب | Surface Mount | — |
| Packaging | Tape & Reel (TR) | — |
| No Missing Codes | Yes (18-bit guaranteed) | — |
| Pipeline Delay | None (SAR architecture) | — |
| Conversion Clock | Internal | — |
| حالة RoHS | Compliant | Compliant |
| Sample Rate | — | 1 MSPS |
| Number of Input Channels | — | 1 |
| Input Configuration | — | True differential, unipolar or bipolar programmable |
| Unipolar Input Ranges | — | 0 V to 5 V, 0 V to 10 V |
| Bipolar Input Ranges | — | ±5 V, ±10 V |
| Process Technology | — | iCMOS high voltage |
| الواجهة | — | SPI-compatible serial, parallel optional |
| Digital Supply Voltage (DVDD) | — | 2.7 V to 5.25 V |
| Analog Supply Voltage (AVDD) | — | 4.75 V to 5.25 V |
| Input Common-Mode Range | — | Up to ±10 V on 5 V supply |
| نطاق درجة حرارة التشغيل | — | -40 C to +85 C |
| العلبة | — | 48-LFCSP-VQ (7x7 mm) with exposed pad |
| Reference | — | Internal 5 V or external user-supplied |
| Throughput Latency | — | 0 (no pipeline delay) |