EPC1064VLC20 vs EPC1213LI20 مقارنة
مقارنة تفصيلية جنبًا إلى جنب لـ EPC1064VLC20 بواسطة Altera و EPC1213LI20 بواسطة Intel. قارن المواصفات الرئيسية والمعلمات الكهربائية والتغليف وحالة دورة الحياة والأسعار والتوافر لتحديد أفضل مكوّن لمتطلبات تصميمك.
مقارنة المواصفات
| المعامل | EPC1064VLC20 | EPC1213LI20 |
|---|---|---|
| العلامة التجارية | Altera | Intel |
| الفئة | Memory ICs | Memory ICs |
| حالة دورة الحياة | Obsolete | Obsolete |
| نوع الذاكرة | OTP (One-Time Programmable) Configuration PROM | OTP Configuration PROM (non-volatile) |
| حجم الذاكرة | 65,536 bit (64 Kb) | 212 Kbit |
| التنظيم | 64K x 1 (serial) | — |
| الواجهة | Serial, daisy-chain capable | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5.0 V nominal) | 3.3 V / 5 V |
| Programmable Type | OTP (factory programmed; not in-system programmable) | — |
| العلبة | 20-pin PLCC (J-lead, 9 x 9 mm) | 20-PLCC (9x9 mm), J-lead |
| درجة حرارة التشغيل | 0C to +70C (commercial) | -40C to +85C (industrial) |
| Compatible FPGA Families | ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX | ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX |
| Cascade Support | Yes, daisy-chain output for up to 8 devices | Yes (nCASC pin for multi-device chains) |
| نوع التركيب | Surface Mount (PLCC socket compatible) | — |
| حالة RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status - legacy Altera part] |
| Lead-Free | [DATA_NEEDED: lead-free status] | [DATA_NEEDED: lead-free status] |
| مستوى MSL | [DATA_NEEDED: MSL rating] | [DATA_NEEDED: MSL level] |
| Programming Method | Altera programming hardware (factory, pre-solder) | — |
| نوع الواجهة | — | Serial (Altera active-serial configuration) |
| I/O Voltage Tolerance | — | 3.3 V or 5 V |
| Programmability | — | OTP (one-time programmable) |
| عدد الأطراف | — | 20 |
| Configuration Mode | — | Active Serial (AS) |
| Internal Oscillator | — | Yes (generates DCLK to FPGA) |