5M240ZT144C4N vs 5M1270ZT144C5N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা 5M240ZT144C4N নির্দিষ্ট Intel ও 5M1270ZT144C5N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Altera
5M1270ZT144C5N - MAX V CPLD 980 Macrocells 114 I/O TQFP-144 | Intel / Altera
5M1270ZT144C5N ✓ সক্রিয়বিশিষ্টতা তুলনা
| পারামিটার | 5M240ZT144C4N | 5M1270ZT144C5N |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | সক্রিয় | সক্রিয় |
| Family | MAX V | — |
| Logic Elements (Macro Cells) | 192 | — |
| Maximum User I/O Pins | [DATA_NEEDED: max user I/O for 144 TQFP variant] | — |
| প্যাকেজ | 144-pin TQFP (T144) | TQFP-144 (22 x 22 mm, 0.5 mm pitch) |
| Core Supply Voltage (VCCINT) | 1.8 V | — |
| I/O Supply Voltage (VCCIO) | 1.5 V to 3.3 V (multi-volt) | — |
| Maximum Operating Frequency (fMAX) | 184.1 MHz | — |
| Pin-to-Pin Delay (tPD) | 4.5 ns (C4 speed grade) | — |
| Speed Grade | C4 (commercial, fastest) | — |
| অপারেটিং তাপমাত্রার পরিসর | 0 C to +85 C (commercial) | — |
| Configuration Memory | On-chip flash (non-volatile, instant-on) | Flash (non-volatile, in-system programmable) |
| JTAG Support | IEEE 1149.1 boundary-scan + programming | — |
| মাউন্টিং টাইপ | Surface Mount (TQFP) | Surface Mount |
| RoHS স্ট্যাটাস | Compliant | Compliant |
| Lead-Free | Yes | — |
| MSL লেভেল | 3 (168 hours) | — |
| Process Node | [DATA_NEEDED: process node] | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Series | — | MAX V |
| Logic Elements | — | 1270 |
| Macrocells | — | 980 |
| User I/Os | — | 114 |
| Maximum Internal Frequency | — | 118.3 MHz |
| Pin-to-Pin Propagation Delay (tPD) | — | 6.2 ns |
| Internal Frequency (typical) | — | 201 MHz |
| User Flash Memory (UFM) | — | 8 Kbits |
| VCCINT (Core Supply) | — | 1.71 V to 1.89 V |
| VCCIO (I/O Supply, per bank) | — | 1.2 V to 3.3 V |
| Number of I/O Banks | — | 4 |
| Supported I/O Standards | — | LVCMOS, LVTTL, PCI up to 3.3 V, 1.2 V to 3.3 V LVCMOS on JTAG pins |
| JTAG Interface | — | IEEE 1149.1 (TMS, TDI, TDO, TCK in Bank 1) |
| Programming Interface | — | JTAG in-system programmable (Altera Quartus II) |
| Program/Erase Cycles | — | Up to 100,000 |
| অপারেটিং তাপমাত্রা | — | 0 C to +85 C (commercial grade) |