EP1K50FI256-2N vs EP1K100FI256-2N তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP1K50FI256-2N নির্দিষ্ট Altera ও EP1K100FI256-2N নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP1K50FI256-2N | EP1K100FI256-2N |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Series | ACEX-1K | EP1K100 |
| Manufacturer | Intel (formerly Altera) | — |
| Logic Elements | 2,880 | 4,992 |
| Number of LABs/CLBs | 360 | — |
| Total RAM Bits | 40,960 | 49,152 |
| Number of Gates | 50,000 (typical); 199,000 (maximum) | — |
| Number of I/O Pins | 186 (maximum) | — |
| Core Voltage | 2.5 V (2.375 V to 2.625 V) | — |
| Operating Frequency (max) | 200 MHz (internal) | — |
| Process Technology | 0.22 µm CMOS, SRAM-based | 0.22 µm CMOS |
| প্যাকেজ | 256-ball FineLine BGA (FBGA), 17 x 17 mm, 1.8 mm height | 256-ball FineLine BGA (FBGA-256) |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | -40 °C to +85 °C (Industrial) |
| Configuration Method | SRAM - serial/parallel, JTAG (IEEE 1149.1), EPC configuration PROM | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance status] | Non-compliant (leaded 'N' ball finish) |
| Lead-Free / Halogen-Free | [DATA_NEEDED: lead-free / halogen-free status] | — |
| Family | — | ACEX 1K |
| System Gates | — | 100,000 |
| Logic Array Blocks (LABs) | — | 624 |
| Embedded Array Blocks (EABs) | — | 6 |
| Maximum User I/O | — | 186 |
| Core Supply Voltage | — | 2.5 V |
| I/O Supply Voltage | — | 2.5 V / 3.3 V / 5.0 V (MultiVolt) |
| Speed Grade | — | -2 (faster bin) |
| Ball Finish | — | Leaded (SnPb) - 'N' suffix |
| Configuration Interface | — | JTAG (IEEE 1149.1) + serial modes |