EPM3064ATI100-10 vs EPM3064ATC100-10 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM3064ATI100-10 নির্দিষ্ট Intel ও EPM3064ATC100-10 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Altera
EPM3064ATC100-10 - 64-Macrocell MAX 3000A CPLD, 100MHz, TQFP-100 | Altera
EPM3064ATC100-10 Nrndবিশিষ্টতা তুলনা
| পারামিটার | EPM3064ATI100-10 | EPM3064ATC100-10 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | NRND |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Number of Macrocells | 64 | — |
| Number of Logic Array Blocks (LABs) | 4 | — |
| Number of User I/Os | 66 | — |
| Usable Gates | 1,250 | — |
| সাপ্লাই ভোল্টেজ | 3.3 V | — |
| Speed Grade | -10 (10 ns pin-to-pin) | — |
| Programmable Type | In-System Programmable (EEPROM) | — |
| Programming Interface | IEEE Std. 1149.1 JTAG | — |
| প্যাকেজ | 100-pin TQFP | TQFP-100 (100-pin Thin Quad Flat Pack) |
| মাউন্টিং টাইপ | Surface Mount | — |
| Operating Temperature Grade | Industrial | Commercial |
| Lead Free Status | Contains Lead | — |
| RoHS স্ট্যাটাস | Non-Compliant | [DATA_NEEDED: RoHS compliance] |
| Logic Gates | — | 1250 gates |
| Macrocells | — | 64 |
| Logic Array Blocks | — | 2 |
| User I/O Pins | — | 34 |
| Propagation Delay (tPD) | — | 10 ns |
| Supply Voltage (VCCINT) | — | 3.3 V |
| Process Technology | — | CMOS EEPROM |
| In-System Programmability | — | IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant |
| Global Clock Signals | — | 2 (with optional inversion) |
| Output Enable Signals | — | 6 or 10 pin- or logic-driven |
| Output Slew-Rate Control | — | Programmable |
| MultiVolt I/O Support | — | 1.5V / 1.8V / 2.5V / 3.3V interfaces |