EPM5192JC-1 vs EPM5192JC2 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5192JC-1 নির্দিষ্ট Altera ও EPM5192JC2 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5192JC-1 | EPM5192JC2 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD - Complex Programmable Logic Device | CPLD (Complex Programmable Logic Device) |
| Technology | CMOS, UV-Erasable / OTP | — |
| Macrocells | 192 | 192 |
| Usable Gates | 3750 | — |
| Propagation Delay (tPD) | 40 ns (speed grade -1) | 45 ns (speed grade -2) |
| Maximum Internal Frequency (fMAX) | 62.5 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| User I/O Pins | 84 | — |
| Package Type | 84-pin Ceramic Quad Flat Pack (CQFP), windowed | — |
| JEDEC Package Code | S-CQCC-J84 | — |
| অপারেটিং তাপমাত্রা | 0 C to +70 C (commercial) | — |
| Configuration Memory | UV-EPROM (erasable under UV lamp) | — |
| Programming Interface | Altera MAX programming interface (parallel, pre-JTAG for this family) | — |
| Process | CMOS EPROM | — |
| I/O Standard | TTL/CMOS 5 V compatible | — |
| Logic Array Blocks (LABs) | — | 12 |
| Usable Gates (equivalent) | — | 6000 |
| Maximum User I/O | — | 64 |
| Dedicated Inputs | — | 7 |
| External Clock Inputs | — | 1 (with shared input/clock capability) |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | — | 50 MHz |
| Process Technology | — | CMOS, UV-erasable |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| প্যাকেজ | — | PLCC-68 (JC) |
| মাউন্টিং টাইপ | — | Surface Mount (socketable PLCC) |
| Programming | — | Altera Master Programmer / ByteBlaster via JTAG-style interface |