EPM7128SQC100-10F vs EPM7128SQC100-10N তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM7128SQC100-10F নির্দিষ্ট Altera ও EPM7128SQC100-10N নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

Altera
EPM7128SQC100-10N EPM7128SQC100-10N - MAX 7000 128-Macro-Cell CPLD, 10ns | Altera

EPM7128SQC100-10N - MAX 7000 128-Macro-Cell CPLD, 10ns | Altera

EPM7128SQC100-10N ✓ সক্রিয়

বিশিষ্টতা তুলনা

পারামিটার EPM7128SQC100-10F EPM7128SQC100-10N
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস সক্রিয় সক্রিয়
Family MAX 7000S MAX 7000
Product Type CPLD (Complex Programmable Logic Device) —
Usable Gates 2,500 2,500
Macrocells 128 —
Logic Array Blocks (LABs) 8 8 (16 macro cells each)
User I/Os 84 —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency 100 MHz —
Supply Voltage (VCCINT) 5 V 5 V (4.75 V to 5.25 V)
Process Technology CMOS EEPROM —
Programmability In-System Programmable (ISP) via JTAG (IEEE 1149.1) —
প্যাকেজ 100-pin PQFP (Plastic Quad Flat Pack) 100-pin PQFP (BQFP)
মাউন্টিং টাইপ Surface Mount Surface Mount
অপারেটিং তাপমাত্রা 0C to +70C (commercial) -40C to +85C (industrial)
Lead-Free (F suffix) Yes (Pb-free finish) —
RoHS স্ট্যাটাস Compliant (F suffix variant) —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 128
User I/O Pins — 84
Propagation Delay (tPD) — 10 ns
Maximum Frequency — 100 MHz
I/O Voltage Tolerance — 3.3 V or 5 V (MultiVolt interface)
Configuration Memory — EEPROM (non-volatile)
Programming Interface — JTAG (IEEE Std 1149.1), 4-pin
Lead-Free / RoHS Status — Lead-free (N suffix)
Architecture Generation — Second-generation MAX

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট