M7AFS600-FGG256 vs AFS600-2FG256 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা M7AFS600-FGG256 নির্দিষ্ট Microchip Technology ও AFS600-2FG256 নির্দিষ্ট Microchip Technology. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
Microchip Technology
M7AFS600-FGG256 - Fusion FPGA 600K Gates 256-BGA | Microchip
M7AFS600-FGG256 ✓ সক্রিয়
বিশিষ্টতা তুলনা
| পারামিটার | M7AFS600-FGG256 | AFS600-2FG256 |
|---|---|---|
| ব্র্যান্ড | Microchip Technology | Microchip Technology |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | সক্রিয় | সক্রিয় |
| Family | Fusion (M7AFS600) | — |
| System Gates | 600K | 600000 gates |
| Flip-Flops | 110592 | — |
| User I/O | 119 | — |
| Embedded Processor | ARM CoreMP7 | — |
| Core Supply Voltage | 1.5 V | — |
| Process Technology | 130 nm flash-based | 130 nm flash-based CMOS |
| Maximum Frequency | 1098.9 MHz (distributor listing) | — |
| প্যাকেজ | 256-LBGA / 256-FBGA | — |
| Ball Pitch | 1 mm | — |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| Configuration Memory | Flash (single-chip, non-volatile) | Flash-based, nonvolatile |
| Analog Features | Integrated configurable analog blocks, clock generation and management | — |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: Operating Temperature Range] | 0°C to 85°C (32°F to 185°F) |
| Packaging | Tray | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS Status] | unknown |
| MSL লেভেল | [DATA_NEEDED: Moisture Sensitivity Level] | — |
| Programmable Logic Blocks | — | 13824 CLBs |
| Logic Family | — | CMOS |
| Metal Layers | — | 7 layers |
| সাপ্লাই ভোল্টেজ | — | 1.5 V |
| পিনের সংখ্যা | — | 256 pins |
| I/O Count | — | 119 I/O |
| Package Type | — | FBGA-256, 1.0 mm pitch |
| Junction Temperature Test | — | 100°C |
| Power-Up Behavior | — | Live at Power-Up (LAPU) |
| Analog Resources | — | Configurable analog blocks |
| Embedded Memory | — | Large flash memory blocks |
| Clock Management | — | Comprehensive clock generation and management circuitry |
| Product Family | — | Fusion mixed-signal FPGA |