EP20K100FC324-2 vs EP20K100FC324-3 Vergleich

Detaillierter Direktvergleich von EP20K100FC324-2 von Intel und EP20K100FC324-3 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Intel
EP20K100FC324-2 EP20K100FC324-2 - APEX 20K 100K Gates FPGA | Intel / Altera

EP20K100FC324-2 - APEX 20K 100K Gates FPGA | Intel / Altera

EP20K100FC324-2 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EP20K100FC324-2 EP20K100FC324-3
Marke Intel Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $18,90 $42,10
Device Family APEX 20K —
Equivalent Gates 100,000 —
Logic Cells 4,160 —
Maximum User I/Os 252 —
Gehäuse 324-ball FBGA 324-pin FBGA (Fine-pitch BGA)
Pin-Anzahl 324 —
Technology Node 0.22 µm CMOS —
Core Supply Voltage 2.5 V 2.5 V
Propagation Delay (tPD) 1.6 ns —
Internal Performance 200 MHz —
Betriebstemperatur 0°C to 85°C 0 °C to 85 °C (Commercial)
Configuration Method JTAG / serial configuration PROM —
Embedded Memory Dual-port RAM blocks (ESB) —
RoHS-Status [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Programming Toolchain Altera Quartus / MAX+PLUS II —
Series — APEX 20K
Family — APEX 20K (non-KE)
System Gates — 100,000
Logic Elements — 4,160
Maximum Logic Blocks — 26
Embedded Memory (RAM bits) — 53,248
User I/O Pins — 252
Total RAM bits — 53,248
Process Technology — 0.22 µm CMOS
Maximum Internal Frequency — 167 MHz
Propagation Delay — 1.6 ns
Speed Grade — -3 (slowest)
Package Body Size — 45 x 45 mm
Ball Pitch — 1.27 mm
Programming Interface — IEEE 1149.1 JTAG
Montageart — Surface Mount
Lead-Free — [DATA_NEEDED: lead-free status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern