EP2A25F672C7N vs EP2A25F672ES Vergleich

Detaillierter Direktvergleich von EP2A25F672C7N von Altera und EP2A25F672ES von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EP2A25F672C7N EP2A25F672ES
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $195,00 $198,00
Family APEX II APEX II
Logic Elements 24,320 cells 24,320
System Gates Approximately 900,000 —
User I/Os 492 —
Propagation Delay (tPD) 1.69 ns —
Internal Operating Frequency Up to 500 MHz —
Core Voltage (VCCINT) 1.5 V —
Process Technology 0.15 µm all-layer copper (up to 8 metal layers) 0.15 µm CMOS
Logic Family CMOS —
Package Type 672-ball FC-FBGA (FineLine BGA) —
Package Body Size 27 x 27 mm —
Ball Pitch 1.0 mm —
Betriebstemperatur 0 °C to 85 °C (commercial) —
High-Speed I/O Support True-LVDS, LVPECL, PCML, HyperTransport up to 1 Gbps —
Programmable Logic Type Loadable PLD (in-system programmable) —
Embedded Memory Embedded System Blocks (ESB) configurable as dual-port RAM/ROM —
PLLs Up to 4 —
Montageart Surface Mount —
RoHS-Status [DATA_NEEDED: RoHS compliance] Compliant
Maximum Gates — 900,000
Embedded System Blocks (ESBs) — 24
Maximum Embedded RAM — 1.4 Mbit
Maximum User I/O Pins — 492
Gehäuse — 672-ball FC-FBGA
Core Voltage — 1.5 V
Maximum System Clock Frequency — 500 MHz
Number of PLLs — 4
I/O Banks — 16
Supported I/O Standards — LVTTL, LVCMOS, PCI, LVDS, LVPECL, HSTL
Configuration Mode — Serial / Parallel / JTAG
Betriebstemperaturbereich — [DATA_NEEDED: operating temperature range]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern