EPC4QC100TQ vs EPC4QC1C00N Vergleich

Detaillierter Direktvergleich von EPC4QC100TQ von Altera und EPC4QC1C00N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPC4QC100TQ EPC4QC1C00N
Marke Altera Altera
Kategorie Memory ICs FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $14,95 $9,10
Speichertyp Flash configuration PROM —
Speichergröße 4 Mbit —
Configuration Modes Passive Serial (PS), JTAG —
Maximum Configuration Clock 66 MHz —
Versorgungsspannung 3.3 V typical (5.0 V tolerant I/O) —
Schnittstelle Serial configuration data, JTAG boundary scan —
Gehäuse 100-pin TQFP (TQ) 20x14 mm 100-pin PQFP (QFP-100)
Montageart Surface Mount —
Betriebstemperatur -40C to +85C -40 C to +85 C (industrial)
Compression Support Yes (Altera proprietary) —
In-System Programmable Yes —
Compatible FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K —
MSL-Level 3 (168 hours) 3 (per JEDEC J-STD-020)
RoHS-Status [DATA_NEEDED: RoHS status not in verified data] [DATA_NEEDED: RoHS compliance status]
Lead Free [DATA_NEEDED: lead-free status not in verified data] —
Device Family — Enhanced Configuration Device (EPC4)
Memory Density — 4 Mbit (4,194,304 bits)
Supply Voltage (VCC) — 3.0 V to 3.6 V (3.3 V typical)
I/O Voltage Tolerance — 3.3 V / 5 V tolerant
Interface to FPGA — Serial DATA, DCLK, nCONFIG, nSTATUS, CONF_DONE
Configuration Data Width — 4-bit multiplexed on single DATA pin
In-System Programming — JTAG (IEEE 1149.1)
Programming Voltage — On-chip generated, no external VPP
Page Mode — Yes, multi-page storage supported
Target FPGA Families — Stratix, Cyclone, APEX, Mercury, ACEX
Configuration Clock (DCLK) — [DATA_NEEDED: DCLK max frequency]
Lead-Free — [DATA_NEEDED: lead-free status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern