EPM240T100C3N vs EPM240T100C4N Vergleich

Detaillierter Direktvergleich von EPM240T100C3N von Altera und EPM240T100C4N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM240T100C3N EPM240T100C4N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv Aktiv
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,05 $6,10
Series MAX II —
Device Family MAX II CPLD (EPM240) —
Logic Elements (LE) 240 —
Macrocells 192 —
User I/O Pins 80 —
User Flash Memory (UFM) 8 Kbits —
Gehäuse 100-pin TQFP (14x14 mm) —
Configuration Memory Internal Flash (non-volatile) —
Pin-to-Pin Logic Delay (tPD) 4.4 ns (typical) —
Maximum Operating Frequency 200 MHz (internal oscillator) —
Core Supply Voltage (VCCINT) 3.0 V to 3.6 V —
I/O Supply Voltage (VCCIO) 1.5 V / 1.8 V / 2.5 V / 3.3 V —
Programming Interface JTAG (IEEE 1149.1) / ISP —
Betriebstemperatur 0 °C to +85 °C (commercial) 0 °C to +85 °C (commercial, 'C' suffix)
Quiescent Current (typical) 35 mA —
RoHS-Status Compliant Compliant (lead-free, 'N' suffix)
Montageart Surface Mount Surface Mount
MSL-Level [DATA_NEEDED: MSL rating] —
Family — MAX II
Device — EPM240
Macro Cells — 192
Logic Elements — 240
Propagation Delay (tPD) — 4.7 ns (max)
Maximum Frequency — 247.5 MHz
User I/O — 80
Supply Voltage - Internal — 2.5 V / 3.3 V
I/O Voltage (MultiVolt) — 1.5 V / 1.8 V / 2.5 V / 3.3 V
Process Technology — 0.18 µm
Programmable Type — In-System Programmable (Flash)
Gehäuse / Bauform — 100-TQFP
JTAG Support — IEEE 1149.1 boundary-scan

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern