EPM3064ATC100-7 vs EPM3064ATC100-10 Vergleich

Detaillierter Direktvergleich von EPM3064ATC100-7 von Altera und EPM3064ATC100-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3064ATC100-7 EPM3064ATC100-10
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $3,08 $2,85
Family MAX 3000A MAX 3000A
Usable Gates 1,250 —
Macrocells 64 64
Logic Array Blocks (LABs) 2 —
Maximum User I/Os 66 (in 100-pin TQFP) —
Pin-to-Pin Propagation Delay (tPD) 7.5 ns (-7 speed grade) —
Maximum Internal Counter Frequency 135.1 MHz —
Supply Voltage - VCCINT (Core) 3.3 V —
Supply Voltage - VCCIO (I/O) 2.5 V or 3.3 V (5.0 V tolerant inputs) —
Technology CMOS EEPROM —
Gehäuse 100-pin TQFP TQFP-100 (100-pin Thin Quad Flat Pack)
Montageart Surface Mount —
Betriebstemperatur 0C to +70C (commercial) —
In-System Programming (ISP) Yes, via IEEE 1149.1 JTAG —
PCI Compliance PCI Local Bus Specification Revision 2.2 —
JTAG Boundary Scan Yes —
Lead Free / RoHS Compliant (modern shipments) —
Logic Gates — 1250 gates
Logic Array Blocks — 2
User I/O Pins — 34
Propagation Delay (tPD) — 10 ns
Supply Voltage (VCCINT) — 3.3 V
Process Technology — CMOS EEPROM
In-System Programmability — IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant
Global Clock Signals — 2 (with optional inversion)
Output Enable Signals — 6 or 10 pin- or logic-driven
Output Slew-Rate Control — Programmable
Operating Temperature Grade — Commercial
MultiVolt I/O Support — 1.5V / 1.8V / 2.5V / 3.3V interfaces
RoHS-Status — [DATA_NEEDED: RoHS compliance]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern