EPM3064ATI100-10N vs EPM3064ATC100-7N Vergleich

Detaillierter Direktvergleich von EPM3064ATI100-10N von Altera und EPM3064ATC100-7N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3064ATI100-10N EPM3064ATC100-7N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Aktiv NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,80 $6,10
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Programmable Type In-System Programmable (ISP) via IEEE 1149.1 JTAG —
Technology CMOS EEPROM —
Usable Gates 1,250 up to 1,250
Macrocells 64 64
Logic Array Blocks (LABs) 4 2
User I/O 66 —
Supply Voltage (Core / I/O) 3.3 V —
Pin-to-Pin Delay (tPD) 10 ns (-10 speed grade) —
Maximum Internal Frequency 227.3 MHz (counter) 166.7 MHz (-7 speed grade)
Gehäuse 100-pin TQFP (industrial) TQFP-100
Betriebstemperatur -40 C to +85 C (industrial) 0 °C to +70 °C (commercial)
JTAG (IEEE 1149.1) Yes —
PCI Compliance PCI Local Bus Specification Revision 2.2 (-4/-5/-6/-7/-10 speed grades) —
MultiVolt I/O Supports 2.5 V / 3.3 V / 5 V mixed-voltage interfacing —
Lead-Free Status Contains Lead —
RoHS-Status RoHS Non-Compliant [DATA_NEEDED: confirmed RoHS status from manufacturer page]
User I/O Pins — 66
Propagation Delay (tPD) — 7.5 ns (pin-to-pin, -7 speed grade)
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
Program Memory Technology — EEPROM (non-volatile)
In-System Programming — IEEE Std. 1149.1 (JTAG), IEEE Std. 1532
Montageart — Surface Mount

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern