EPM3256AQC208-10N vs EPM3512AQC208-10 Vergleich

Detaillierter Direktvergleich von EPM3256AQC208-10N von Altera und EPM3512AQC208-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3256AQC208-10N EPM3512AQC208-10
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $4,62 $22,10
Series MAX 3000A —
Programmable Type In-System Programmable (EEPROM) —
Number of Macrocells 256 —
Number of Logic Elements/Blocks 16 LABs —
Usable Gates 10,000 10,000
Number of I/O Pins 161 (158 user I/O per Arrow listing) —
Propagation Delay (tpd) 10 ns (max) —
Maximum Counter Frequency 227.3 MHz —
Supply Voltage - Internal 3.0 V to 3.6 V (3.3 V typical) —
Betriebstemperatur 0C to +70C (Commercial) 0C to +70 C (commercial)
Gehäuse / Bauform 208-BFQFP / 208-PQFP (28x28 mm) —
Montageart Surface Mount —
ISP Compliance IEEE Std. 1532 —
Boundary Scan IEEE Std. 1149.1 (JTAG) —
I/O Tolerance 5 V tolerant, MultiVolt interface —
RoHS-Status [DATA_NEEDED: lead-free status - non-RoHS suffix 'N' typically indicates lead-free finish, but datasheet not present in data] [DATA_NEEDED: RoHS status not in verified data]
Family — MAX 3000A
Macrocells — 512
Logic Array Blocks (LABs) — 32
User I/Os — 208
Propagation Delay (tPD) — 7.5 ns
Maximum Frequency (fCNT) — 116.3 MHz
Supply Voltage (VCCINT) — 3.3 V
Configuration Memory — EEPROM (non-volatile)
In-System Programmability — Yes (IEEE Std. 1532)
JTAG Boundary Scan — Yes (IEEE 1149.1)
PCI Compliance — PCI Local Bus Spec Rev. 2.2 (-10 speed grade)
Gehäuse — 208-pin PQFP

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern