EPM3512AFC256-10 vs EPM3512AFC256-20 Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-10 von Altera und EPM3512AFC256-20 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-10 EPM3512AFC256-20
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $17,50 $9,75
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 16 —
Usable Gates 10,000 —
Maximum I/O Pins 208 —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency 87 MHz —
Supply Voltage (VCCINT) 3.3 V —
I/O Voltage Tolerance 5-V tolerant —
Programmable Technology CMOS EEPROM —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) Yes (JTAG IEEE 1149.1)
Gehäuse 256-pin FBGA 256-ball FBGA (Fine-pitch BGA)
Betriebstemperaturbereich [DATA_NEEDED: industrial/commercial operating temperature range] —
Pin-Anzahl 256 256
Montageart Surface Mount Surface Mount
RoHS-Status unknown [DATA_NEEDED: RoHS compliance status]
Architecture MAX (Multiple Array matriX) EEPROM-based —
Typical Usable Gates — 10,000
Speed Grade — -20 (20 ns tPD)
Operating Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
I/O Standards — LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant
Program Memory Type — EEPROM (non-volatile)
JTAG Support — Yes (boundary-scan + ISP)
Betriebstemperatur — [DATA_NEEDED: operating temperature range]
MSL-Level — [DATA_NEEDED: MSL moisture sensitivity level]
Configuration Memory — Internal EEPROM

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern