EPM3512AFC256C vs EPM3256AFC256-10 Vergleich

Detaillierter Direktvergleich von EPM3512AFC256C von Intel und EPM3256AFC256-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Intel
EPM3512AFC256C EPM3512AFC256C - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera

EPM3512AFC256C - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera

EPM3512AFC256C ⚠ Letzte Bestellmöglichkeit
Altera
EPM3256AFC256-10 EPM3256AFC256-10 - 256-Macro CPLD MAX 3000A | Intel / Altera | FBGA-256

EPM3256AFC256-10 - 256-Macro CPLD MAX 3000A | Intel / Altera | FBGA-256

EPM3256AFC256-10 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM3512AFC256C EPM3256AFC256-10
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit Letzte Kaufgelegenheit
Lagerstatus In Stock In Stock
Stückpreis (USD) $27,95 $19,95
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 —
Logic Array Blocks (LABs) 16 16 (16 macrocells each)
Maximum User I/Os 208 161
Dedicated Input Pins 12 —
Gehäuse 256-ball FineLine BGA (FC) 256-ball FBGA (Fine-Line BGA)
Betriebstemperatur 0C to +70C (Commercial) 0°C to +70°C (Commercial)
Speed Grade C (per datasheet ordering code) —
Configuration Technology EEPROM (non-volatile, instant-on) —
Core Voltage 3.3 V —
I/O Standards Supported MultiVolt: 5.0 V, 3.3 V, 2.5 V —
JTAG Support IEEE 1149.1 Boundary Scan —
PCI Compliance PCI SIG Local Bus Specification Revision 2.2 —
Programming In-system programmable via JTAG —
RoHS-Status [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Montageart Surface Mount Surface Mount
Logic Family — CMOS (EEPROM-based)
Macro Cells — 256
Usable Gates — 5,000
Propagation Delay (tPD) — 10 ns
Internal Counter Frequency (fCNT) — 95.2 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5.0 V tolerant
In-System Programmability — Yes (3.3 V ISP via JTAG IEEE 1149.1)
Pitch — [DATA_NEEDED: BGA ball pitch]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern