EPM3512AQI208-7 vs EPM3512AQC208-7 Vergleich

Detaillierter Direktvergleich von EPM3512AQI208-7 von Altera und EPM3512AQC208-7 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AQI208-7 EPM3512AQC208-7
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $9,85 $41,72
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 10,000 10,000
Macro Cells 512 —
Logic Array Blocks (LABs) 16 —
Maximum Operating Frequency 116.3 MHz —
Speed Grade -7 —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD in ns] —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V —
Programmability Non-volatile, in-system programmable (IEEE Std. 1532) —
JTAG Support Yes (IEEE 1149.1 boundary scan + ISP) —
User I/O Pins [DATA_NEEDED: user I/O count for PQFP-208] —
Gehäuse 208-pin PQFP 208-Pin PQFP (FQFP, gull-wing)
Montageart Surface Mount —
Betriebstemperatur -40C to +85C (industrial) 0 C to +70 C (commercial)
Lead-Free / RoHS Compliant per Altera product page —
Macrocells — 512
Propagation Delay (tPD) — 7.5 ns
Counter Frequency (fCNT) — 116.3 MHz
User I/Os — 172
Logic Elements / LEs — N/A (CPLD macrocell architecture)
Supply Voltage (VCCINT) — 3.3 V
I/O Standards Supported — 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O)
Programming — In-System Programmable via JTAG (IEEE Std. 1532)
Process Technology — CMOS EEPROM, 0.30 um
RoHS-Status — Compliant
Lead-Free — Yes

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern