EPM5032JC25 vs EPM5032JC Vergleich
Detaillierter Direktvergleich von EPM5032JC25 von Altera und EPM5032JC von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Spezifikationsvergleich
| Parameter | EPM5032JC25 | EPM5032JC |
|---|---|---|
| Marke | Altera | Altera |
| Kategorie | FPGA & CPLD | FPGA & CPLD |
| Lebenszyklusstatus | Obsolete | Obsolete |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $23,95 | $13,50 |
| Family | MAX 5000 | MAX 5000 EPLD |
| Device | EPM5032 | — |
| Logic Elements | 32 macrocells | — |
| Propagation Delay (tPD) | 25 ns | [DATA_NEEDED: specific speed grade value] |
| Maximum Internal Frequency | 62.5 MHz | — |
| Product Terms | 320 | — |
| Flip-Flops | 32 | — |
| Dedicated Inputs | 7 | — |
| Bidirectional I/O Pins | 16 | — |
| Total Inputs to Array | 24 | — |
| Anzahl der Ausgänge | 16 | — |
| Architecture | PAL-type macrocells with global Programmable Interconnect Array (PIA) | — |
| Technology | CMOS EPROM, UV-erasable (windowed) / OTP | — |
| Versorgungsspannung | 5 V (TTL-level I/O) | — |
| Gehäuse | 28-pin PLCC (JC) | PLCC-44 |
| Montageart | Surface Mount | Surface Mount (J-lead) |
| RoHS-Status | [DATA_NEEDED: RoHS status] | unknown |
| Macrocells | — | 32 |
| Logic Gates | — | 600 usable gates |
| Maximum I/O Pins | — | 40 |
| Supply Voltage (VCC) | — | 5 V |
| Input Type | — | TTL-compatible |
| Ausgangstyp | — | TTL/CMOS-compatible |
| Betriebstemperatur | — | 0C to +70C (commercial) |
| Programmability | — | UV-erasable (windowed ceramic) / OTP variants |
| Design Software | — | MAX+PLUS II / Quartus legacy |
| JEDEC Standard | — | JEDEC PLCC-44 footprint |
| Lead-Free | — | unknown |