EPM5192JC68 vs EPM5192JC-1 Vergleich

Detaillierter Direktvergleich von EPM5192JC68 von Altera und EPM5192JC-1 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM5192JC68 EPM5192JC-1
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $15,85 $22,40
Device Family MAX 5000 —
Product Type EPLD (Erasable Programmable Logic Device) —
Logic Elements / Macrocells 192 macrocells —
User I/O Pins 76 84
Anzahl der Pins 68 —
Package Type PLCC-68 (J-Lead) 84-pin Ceramic Quad Flat Pack (CQFP), windowed
Betriebstemperatur 0C to 70C (commercial, JC suffix) 0 C to +70 C (commercial)
Versorgungsspannung [DATA_NEEDED: VCC] —
Pin-to-Pin Delay (tPD) [DATA_NEEDED: tPD] —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX] —
Configuration Memory UV-Erasable EPROM UV-EPROM (erasable under UV lamp)
Programmable Interconnect Programmable Logic Array + Macrocells —
Dedicated Inputs 12 —
Clock Pins 4 dedicated —
Montageart Surface Mount (PLCC socket compatible) —
RoHS-Status [DATA_NEEDED: RoHS compliance] —
Programming Tool MAX+PLUS II (legacy) —
Family — MAX 5000
Device Type — CPLD - Complex Programmable Logic Device
Technology — CMOS, UV-Erasable / OTP
Macrocells — 192
Usable Gates — 3750
Propagation Delay (tPD) — 40 ns (speed grade -1)
Maximum Internal Frequency (fMAX) — 62.5 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V
JEDEC Package Code — S-CQCC-J84
Programming Interface — Altera MAX programming interface (parallel, pre-JTAG for this family)
Process — CMOS EPROM
I/O Standard — TTL/CMOS 5 V compatible

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern