EPM7128AETI100-7 vs EPM7128AETC100-7N Vergleich

Detaillierter Direktvergleich von EPM7128AETI100-7 von Altera und EPM7128AETC100-7N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM7128AETI100-7 EPM7128AETC100-7N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $30,10 $31,80
Family MAX 7000A MAX 7000A
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Macrocells 128 —
Usable Gates 2,500 2,500
User I/Os 84 84
Logic Blocks (LABs) 8 —
Pin-to-Pin Delay (tPD) 7.5 ns —
Maximum Counter Frequency 129.9 MHz —
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Bank Supply (VCCIO) 2.5 V / 3.3 V / 5 V (MultiVolt) —
Configuration Memory EEPROM (non-volatile, in-system programmable) —
JTAG Support Yes (IEEE 1149.1 boundary-scan) —
Global Clock Inputs 4 dedicated —
Gehäuse 100-pin TQFP (1.0 mm pitch, 14 x 14 mm) 100-TQFP
Betriebstemperatur -40 C to +85 C (Industrial) 0 C to +70 C (Commercial)
Montageart Surface Mount Surface Mount
RoHS-Status [DATA_NEEDED: confirm RoHS for non-N suffix] [DATA_NEEDED: RoHS status]
Lead-Free Version (MPN Suffix) -N suffix denotes lead-free (e.g., EPM7128AETI100-7N) —
Macro Cells — 128
Logic Array Blocks (LABs) — 4
Propagation Delay (tpd) — 7.5 ns
Counter Frequency (max) — 129.9 MHz
Internal Frequency (max) — 250 MHz
Core Supply Voltage — 3.3 V
Logic Family — CMOS
Pin-Anzahl — 100
Programming Interface — JTAG (IEEE 1149.1) / ISP
Process Technology — 0.30 µm EEPROM CMOS

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern