EPM9320ARC208-10 vs EPM9320BC356-15 Vergleich

Detaillierter Direktvergleich von EPM9320ARC208-10 von Altera und EPM9320BC356-15 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EPM9320ARC208-10 EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM9320ARC208-10 EPM9320BC356-15
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $21,40 $31,20
Device Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 320
Usable Gates 6,000 —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Frequency 144.9 MHz —
Versorgungsspannung 5.0 V —
Logic Blocks (LABs) 16 —
Programmability EEPROM, in-system programmable via JTAG —
JTAG Support IEEE Std. 1149.1 compliant —
Speed/Power Optimization Per-macrocell programmable, 50% power mode available —
Gehäuse RQFP-208 (Power Quad Flat Pack) 356-ball LBGA (BGA-356, 35x35 mm)
Montageart Surface Mount Surface Mount
Betriebstemperatur [DATA_NEEDED: operating temperature range] —
RoHS-Status [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Family — MAX 9000
Device Type — CPLD (Complex Programmable Logic Device)
Architecture — Multiple Array MatriX (MAX) - third generation
Pin-to-Pin Delay (max) — 15 ns
Process Technology — CMOS EEPROM
Supply Voltage (VCC) — 4.75 V to 5.25 V (5.0 V typical)
In-System Programmability — Yes (5.0-V ISP via JTAG)
JTAG Interface — IEEE Std. 1149.1 compliant
Programmable Type — In System Programmable
Operating Temperature Grade — Commercial
Lead-Free — [DATA_NEEDED: lead-free status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern