EPM9320ARI208-10N vs EPM9320AR1208-10 Vergleich

Detaillierter Direktvergleich von EPM9320ARI208-10N von Altera und EPM9320AR1208-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9320ARI208-10N EPM9320AR1208-10
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $16,20 $159,00
Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) —
Usable Gates 6,000 —
Macrocells 320 [DATA_NEEDED: macrocell count]
Logic Array Blocks (LABs) 20 [DATA_NEEDED: LAB count]
Maximum Operating Frequency 144.9 MHz —
Propagation Delay (tPD) 10 ns (speed grade -10) —
Versorgungsspannung 4.5 V to 5.5 V 5 V (typical)
Betriebstemperatur -40 C to +85 C (industrial) [DATA_NEEDED: commercial/industrial/military grade]
Gehäuse 208-pin RQFP (S-PQFP-G208) —
Montageart Surface Mount Through-Hole (Pin Grid Array socket)
Process Technology CMOS EEPROM 0.7 µm CMOS EEPROM
Programmability In-system (ISP) via IEEE 1149.1 JTAG —
Global Dedicated Inputs 16 —
Architecture Multiple Array MatriX (MAX) third-generation —
RoHS-Status unknown [DATA_NEEDED: RoHS compliance - legacy part]
Product Family — MAX 9000
Device Type — EPLD (Erasable Programmable Logic Device)
Logic Density — 6,000 usable gates
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX in MHz]
Package Type — PGA-1208 (Pin Grid Array)
Package Code — AR1208
Pin-Anzahl — 1208
Programming Interface — IEEE 1149.1 JTAG (ByteBlaster compatible)
Lead-Free — [DATA_NEEDED: lead-free status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern