EPM9320RC208-15 vs EPM9320ARC208-10 Vergleich

Detaillierter Direktvergleich von EPM9320RC208-15 von Altera und EPM9320ARC208-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EPM9320ARC208-10 EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM9320RC208-15 EPM9320ARC208-10
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Letzte Kaufgelegenheit
Lagerstatus In Stock In Stock
Stückpreis (USD) $0,00 $21,40
Device Family MAX 9000 MAX 9000
Macro Cells 320 —
Usable Gates 6,000 6,000
Pin-to-Pin Propagation Delay 15 ns (speed grade -15) —
Maximale Taktfrequenz 117.6 MHz —
Versorgungsspannung 5.0 V 5.0 V
Configuration Technology EEPROM-based (non-volatile) —
In-System Programmability Yes (ISP via JTAG) —
JTAG Interface IEEE Std. 1149.1 —
Gehäuse 208-pin RQFP (Power QFP) RQFP-208 (Power Quad Flat Pack)
Package Type 208-BFQFP Exposed Pad —
Montageart Surface Mount Surface Mount
Betriebstemperatur [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Number of I/O Pins [DATA_NEEDED: user I/O count] —
Logic Array Blocks [DATA_NEEDED: LAB count] —
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Lebenszyklusstatus Obsolete (PDN0706, 2007) —
Product Type — CPLD (Complex Programmable Logic Device)
Macrocells — 320
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Frequency — 144.9 MHz
Logic Blocks (LABs) — 16
Programmability — EEPROM, in-system programmable via JTAG
JTAG Support — IEEE Std. 1149.1 compliant
Speed/Power Optimization — Per-macrocell programmable, 50% power mode available

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern