EPM9560RC-15 vs EPM9560RC-10 Vergleich
Detaillierter Direktvergleich von EPM9560RC-15 von Altera und EPM9560RC-10 von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Altera
EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel
EPM9560RC-15 ⚠ Letzte BestellmöglichkeitSpezifikationsvergleich
| Parameter | EPM9560RC-15 | EPM9560RC-10 |
|---|---|---|
| Marke | Altera | Intel |
| Kategorie | FPGA & CPLD | FPGA & CPLD |
| Lebenszyklusstatus | Letzte Kaufgelegenheit | Obsolete |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $30,10 | $110,00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 560 | 560 |
| Usable Gates | 12,000 | 12,000 |
| Logic Array Blocks (LABs) | 16 (40 macrocells each) | 16 |
| Maximum User I/O Pins | 191 | 212 |
| Pin-to-Pin Delay (tPD1) | 15 ns | — |
| Supply Voltage (VCCINT) | 4.75 V to 5.25 V (5.0 V nominal) | — |
| Betriebstemperatur | 0 C to +70 C (commercial) | 0C to +70C (commercial) |
| Gehäuse | 240-pin RQFP (32x32 mm) | 240-pin PGA (RC suffix) |
| Montageart | Surface Mount | Through-Hole / Socketed |
| Programming Interface | IEEE Std. 1149.1 JTAG (ISP) | — |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| Architecture | Multiple Array MatriX (MAX) - third generation | Multiple Array Matrix (MAX) - third generation |
| RoHS-Status | [DATA_NEEDED: RoHS status] | unknown |
| In-System Programmability | Yes (5.0 V ISP via JTAG) | IEEE 1149.1 JTAG |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Supply Voltage (VCCINT/VCCIO) | — | 5.0 V |