EPM9560RC208-15C vs EPM9560RC208-15 Vergleich

Detaillierter Direktvergleich von EPM9560RC208-15C von Altera und EPM9560RC208-15 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560RC208-15C EPM9560RC208-15
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $0,00 $0,00
Family MAX 9000 MAX 9000
Device Type EEPROM-based CPLD (EPLD) EEPROM-based Complex Programmable Logic Device (CPLD)
Usable Gates 12,000 12,000 gates
Macrocells 560 —
User I/O Pins 149 —
Propagation Delay (tPD) 15 ns —
Maximum Counter Frequency 117.6 MHz —
Supply Voltage Range 4.75 V to 5.25 V —
Nominal Supply Voltage 5.0 V —
I/O Voltage Compatibility 3.3 V or 5 V —
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes, via IEEE Std. 1149.1 JTAG
Gehäuse 208-pin RQFP 208-pin RQFP (Power Quad Flat Pack)
Montageart Surface Mount Surface Mount
Betriebstemperaturbereich 0C to +70C (commercial) —
Speed Grade -15 (15 ns) -15 (15 ns pin-to-pin)
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Logic Architecture Multiple Array MatriX (MAX) third generation —
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Versorgungsspannung — 5.0 V
Configuration Technology — EEPROM (non-volatile)
Betriebstemperatur — [DATA_NEEDED: operating temperature range]
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Architecture — Third-generation Multiple Array MatriX (MAX)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern