EPM9560RC208-18 vs EPM9560RC208-17 Vergleich

Detaillierter Direktvergleich von EPM9560RC208-18 von Altera und EPM9560RC208-17 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EPM9560RC208-18 EPM9560RC208-18 - MAX 9000 CPLD 560 Macro Cells 5V | Altera

EPM9560RC208-18 - MAX 9000 CPLD 560 Macro Cells 5V | Altera

EPM9560RC208-18 ✗ Abgekündigt

Spezifikationsvergleich

Parameter EPM9560RC208-18 EPM9560RC208-17
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Ende des Lebenszyklus NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $0,00 $54,75
Device Family MAX 9000 (EPM9560) —
Logic Type EEPROM-based Complex Programmable Logic Device (CPLD) —
Usable Gates 12,000 gates 12,000
Macrocells 560 macrocells —
Propagation Delay (tPD) 18 ns (speed grade -18) —
Maximum Operating Frequency 117.6 MHz (family -15 grade reference) —
Versorgungsspannung 5 V —
I/O Voltage Compatibility 3.3 V or 5 V —
User I/O Lines 149 I/O lines —
Flip-Flops 772 flip-flops —
Gehäuse 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (RC208)
Package JESD-30 Code S-PQFP-G208 —
Montageart Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile, no external config PROM) —
Technology CMOS —
Betriebstemperatur [DATA_NEEDED: operating temperature range] —
RoHS-Status [DATA_NEEDED: RoHS status] —
Lebenszyklusstatus EOL / mature (per Altera product discontinuance notice) —
Family — MAX 9000
Product Type — CPLD (EPLD, in-system programmable)
Macro Cells — 560
Logic Array Blocks (LABs) — 16
Pin-to-Pin Delay (tPD) — 17 ns
Maximum Counter Frequency — 117.6 MHz
User I/O Pins — 212
Supply Voltage (VCC) — 5 V
Programming Technology — EEPROM (in-system programmable)
Program/Erase Cycles — 100 minimum
JTAG (IEEE 1149.1) Support — Yes
Architecture — Third-generation MAX (AND-OR PLA)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern