EPM9560RC208-7N vs EPM9560RC208-20N Vergleich

Detaillierter Direktvergleich von EPM9560RC208-7N von Intel und EPM9560RC208-20N von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Intel
EPM9560RC208-7N EPM9560RC208-7N - MAX 9000 EPLD, 208-Pin RQFP, 7ns | Intel (Altera)

EPM9560RC208-7N - MAX 9000 EPLD, 208-Pin RQFP, 7ns | Intel (Altera)

EPM9560RC208-7N ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM9560RC208-7N EPM9560RC208-20N
Marke Intel Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $58,00 $0,00
Family MAX 9000 —
Device EPM9560 —
Logic Elements / Macrocells [DATA_NEEDED: macrocell count] —
Usable Gates [DATA_NEEDED: usable gate count] 12,000
Propagation Delay (tPD) 7 ns (speed grade -7) 20 ns
Gehäuse RQFP-208 (Power Quad Flat Pack) 208-pin RQFP (PowerQuad Flat Pack)
Pin-Anzahl 208 —
User I/O [DATA_NEEDED: user I/O count] —
Process Technology 0.65 micron CMOS EEPROM —
Programmability In-system / EEPROM-based —
Versorgungsspannung 5 V (VCC, typical for MAX 9000) 5.0 V
Betriebstemperatur [DATA_NEEDED: commercial or industrial grade] [DATA_NEEDED: operating temperature range]
Montageart Surface Mount Surface Mount
RoHS-Status Compliant (Pb-free, N suffix) Lead-free (N suffix)
Lead-Free Yes (N suffix) —
Manufacturer Intel (formerly Altera) —
Device Family — MAX 9000 (EPM9560)
Macrocells — 560
User I/O Pins — 149
Configuration Technology — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
JTAG Interface — IEEE Std. 1149.1
Logic Architecture — Multiple Array MatriX (MAX), third-generation CMOS EEPROM
Flip-Flops — 772 (per EPM9560 series data)
Speed Grade — -20 (20 ns)
MSL-Level — [DATA_NEEDED: MSL level]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern