ATSAMA5D44A-CU vs ATSAMA5D42A-CU Comparación
Comparación detallada lado a lado de ATSAMA5D44A-CU por Microchip Technology y ATSAMA5D42A-CU por Microchip Technology. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Microchip Technology
ATSAMA5D42A-CU - ARM Cortex-A5 MPU 600MHz 361-TFBGA | Microchip
ATSAMA5D42A-CU ✓ ActivoComparación de especificaciones
| Parámetro | ATSAMA5D44A-CU | ATSAMA5D42A-CU |
|---|---|---|
| Marca | Microchip Technology | Microchip Technology |
| Categoría | Microcontrollers | Microcontrollers |
| Estado del ciclo de vida | Activo | Activo |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $21,40 | $18,24 |
| Core Processor | ARM Cortex-A5 | ARM Cortex-A5 |
| Core Count | 1 | — |
| Ancho del bus de datos | 32-bit | 32-bit |
| Maximum Clock Speed | 600 MHz | 600 MHz |
| Core Voltage | 1.1 V to 1.32 V | — |
| I/O Voltage | 1.2 V, 1.8 V, 3.3 V | — |
| On-chip ROM | 128 KB | — |
| On-chip SRAM | 128 KB | — |
| Encapsulado | 361-TFBGA (16x16 mm, 0.8 mm pitch) | 361-TFBGA (16x16 mm, 0.8 mm pitch) |
| Tipo de montaje | Surface Mount | Surface Mount (BGA) |
| USB | USB 2.0 x 3 (1 Host/Device + 2 Host) | — |
| Ethernet | 2x GMAC with 1588 PTP | — |
| LCD Controller | Up to 1024 x 768 | — |
| Image Sensor Interface | Yes (ISI) | — |
| Video Decoder | Hardware H.264 / MPEG-4 / VC-1 | — |
| Security | Secure boot, AES/SHA, TRNG, tamper pins | — |
| Temperatura de funcionamiento | -40 C to +85 C | -40C to +85C (industrial) |
| Estado RoHS | Compliant | Compliant |
| Core Architecture | — | ARMv7-A with Thumb-2, NEON, FPU, MMU |
| Number of Cores | — | 1 |
| L1 Instruction Cache | — | 32 KByte |
| L1 Data Cache | — | 32 KByte |
| L2 Cache | — | 128 KByte |
| Internal SRAM | — | 128 KByte |
| Operating Voltage (Core) | — | 1.2 V to 1.32 V |
| Operating Voltage (I/O) | — | 1.8 V / 3.3 V |
| DDR Memory Controller | — | DDR2/LPDDR/DDR3, 16-bit data bus |
| Nivel MSL | — | 3 (per JEDEC J-STD-020) |