EP1810LC-20T vs EP1810GM883B Comparación

Comparación detallada lado a lado de EP1810LC-20T por Intel y EP1810GM883B por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810LC-20T EP1810GM883B
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $125,40
Family Altera Classic EPLD —
Product Type CPLD (Complex Programmable Logic Device) —
Usable Gates 900 gates —
Macrocells 48 48
Logic Array Blocks (LABs) 4 x 12 macrocells —
Maximum Toggle Frequency 50 MHz —
Pin-to-Pin Logic Delay (tPD) 20 ns —
Supply Voltage (VCC) 5 V 4.5 V to 5.5 V
Package Type PLCC-68 (J-lead) Ceramic Pin Grid Array (PGA), 84 pins
Tipo de montaje Surface Mount (socket-compatible) Through-hole (PGA socket or PCB through-hole)
Configuration Memory On-chip EEPROM (non-volatile) —
Programming Interface JTAG (IEEE 1149.1) and Altera Master/Slave serial —
Temperatura de funcionamiento 0C to +70C (commercial) -55 °C to +125 °C (Military, MIL-STD-883B)
Shipping Format Tape & Reel ("T" suffix) —
Estado RoHS Non-compliant (legacy 5V PLCC) —
Device Family — EP1810 (Classic EPLD)
User Flip-Flops — Up to 64
Total Inputs — 60
Dedicated Inputs — 12
I/O Pins — 48 (bidirectional, tri-state)
Propagation Delay (tPD) — 50 ns max
Technology — CMOS, UV-erasable
Package Designator — GM (ceramic PGA)
Processing Level — MIL-STD-883B (Class B)
Programming Method — UV-erasable / Altera programming hardware
Lead-Free / RoHS — [DATA_NEEDED: lead-free status]
Logic Family — TTL-compatible I/O

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización