EP1K50QC208-3N vs EP1K50QC208-3 Comparación

Comparación detallada lado a lado de EP1K50QC208-3N por Altera y EP1K50QC208-3 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1K50QC208-3N EP1K50QC208-3
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $13,85 $12,10
Family ACEX-1K ACEX 1K
Typical Gates 50,000 50,000
Logic Elements (LEs) 2,880 —
Logic Array Blocks (LABs) 360 360
Embedded RAM 40,960 bits (10 EABs × 4,096 bits) —
Maximum User I/Os 147 —
Maximum Operating Frequency 166.67 MHz 166.67 MHz
Pin-to-Pin Logic Delay 0.5 ns (typical, -3 speed grade) —
Process Technology 0.22 µm CMOS 0.22 µm CMOS
Core Supply Voltage (VCCINT) 2.5 V —
I/O Supply Voltage (VCCIO) 3.3 V (PCI-compatible I/O banks) —
Encapsulado 208-pin PQFP / BFQFP (Plastic Quad Flat Pack) 208-pin PQFP (BFQFP)
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento 0 °C to +70 °C (Commercial) Commercial (0°C to +70°C) [DATA_NEEDED: exact range]
Programming Interface IEEE 1149.1 JTAG + in-system configurable —
Lead-Free / RoHS Compliant (Pb-free terminal finish per 'N' suffix) —
Logic Elements / Cells — 2,880
RAM Bits — 40,960
Embedded Array Blocks (EABs) — 12
User I/O Pins — 147
Speed Grade — -3
Core Supply Voltage — 2.5 V
Configuration Mode — Passive Serial, Active Serial, JTAG
I/O Standards — LVTTL, LVCMOS, PCI
Design Tool Support — Quartus II, MAX+PLUS II
Estado RoHS — unknown

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización