EP20K100CT144C9 vs EP20K100CT144C7ES Comparación
Comparación detallada lado a lado de EP20K100CT144C9 por Altera y EP20K100CT144C7ES por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Altera
EP20K100CT144C7ES - APEX-20K 100K Gate FPGA, 93 I/O, 144-LQFP | Altera
EP20K100CT144C7ES NrndComparación de especificaciones
| Parámetro | EP20K100CT144C9 | EP20K100CT144C7ES |
|---|---|---|
| Marca | Altera | Altera |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | Obsolete | NRND |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $18,75 | $64,00 |
| Family | APEX-20K | — |
| Device Logic Elements | 4,160 | — |
| Typical Gates | 100,000 | — |
| Embedded Memory (RAM bits) | 53,248 | — |
| Maximum User I/O | 93 | — |
| Encapsulado | 144-LQFP | 144-LQFP (20x20 mm) |
| Speed Grade | -9 | — |
| Temperatura de funcionamiento | 0C to +85C (Commercial) | 0C to +85C (Commercial) |
| Core Voltage (VCCINT) | 2.5 V | 2.375 V to 2.625 V |
| I/O Voltage (VCCIO) | 3.3 V | — |
| Process Technology | 0.22 um CMOS | 0.18 µm CMOS |
| Number of PLLs | 4 | — |
| Configuration Method | SRAM / JTAG (IEEE 1149.1) | — |
| Tipo de montaje | Surface Mount | Surface Mount |
| Estado RoHS | [DATA_NEEDED: rohs status] | Compliant (per Besenchips listing) |
| Series | — | APEX-20K |
| Typical Gate Count | — | 100,000 gates |
| Logic Elements | — | 4,160 |
| Total RAM Bits | — | 53,248 bits |
| User I/O Pins | — | 93 |
| MultiVolt I/O Levels | — | 1.8 V, 2.5 V, 3.3 V, 5 V |
| Configuration Interface | — | IEEE 1149.1 JTAG |
| Nivel MSL | — | 3 |
| Lead-Free | — | Yes |