EP20K400CF672C-8 vs EP20K400CF672C7N Comparación

Comparación detallada lado a lado de EP20K400CF672C-8 por Altera y EP20K400CF672C7N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP20K400CF672C-8 EP20K400CF672C7N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $95,00 $160,00
Family APEX 20K APEX 20KC
Logic Elements 16,640 —
Typical Gates 400,000 400,000
Macros 1,664 —
Maximum User I/O 488 488
Number of I/O Banks [DATA_NEEDED: number of I/O banks] —
Package Type PBGA-672 (FineLine BGA, 27 x 27 mm, 1.0 mm pitch) —
Core Voltage (VCCINT) 1.8 V nominal (1.71 V to 1.89 V) 1.8 V
I/O Voltage (VCCIO) [DATA_NEEDED: VCCIO options] 3.3 V / 2.5 V banked
Pin-to-Pin Delay (tPD) 1.78 ns (speed grade -8) —
Speed Grade -8 —
Temperature Grade (C) Commercial, 0 °C to 85 °C —
Process Technology 0.15 µm all-layer copper CMOS 0.18-micron CMOS, all-layer copper interconnect
Embedded Memory Type ESB (RAM / ROM / CAM) —
Configuration Interface JTAG (IEEE 1149.1), Passive Serial, Passive Parallel —
JTAG Support Yes (IEEE 1149.1 boundary-scan) —
Tipo de montaje Surface Mount (BGA) Surface Mount (BGA)
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status not in provided data]
Nivel MSL [DATA_NEEDED: MSL level] 3 (per JEDEC J-STD-020)
Maximum System Gates — 1,052,000
Logic Elements (LEs) — 16,640
Embedded Memory — 488 Kbits
User I/O (per catalog) — 480 / 502 (per source)
Encapsulado — 672-ball FineLine BGA (FC-FBGA / BBGA)
Propagation Delay — 2.5 ns (catalog) / 1.48 ns (some catalog)
Maximum Frequency — 375.94 MHz (internal)
Temperatura de funcionamiento — 0 C to 85 C (Commercial)
Configuration Modes — PS, PPS, JTAG

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización