EPC16QI100TBAC vs EPC16QI100T Comparación

Comparación detallada lado a lado de EPC16QI100TBAC por Altera y EPC16QI100T por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Altera
EPC16QI100TBAC EPC16QI100TBAC - Altera Enhanced Configuration PROM 16Mb | FPGA

EPC16QI100TBAC - Altera Enhanced Configuration PROM 16Mb | FPGA

EPC16QI100TBAC ⚠ Última compra

Comparación de especificaciones

Parámetro EPC16QI100TBAC EPC16QI100T
Marca Altera Altera
Categoría Memory ICs FPGA & CPLD
Estado del ciclo de vida Última compra Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $15,95 $9,75
Memory Density 16 Mbit (2 Mbyte) —
Tipo de memoria Flash (Enhanced Configuration Device) —
Tensión de alimentación 3.3 V 3.3 V
Configuration Modes Passive Parallel Synchronous (PPS), Passive Parallel Asynchronous (PPA), Passive Serial (PS) —
Maximum Configuration Clock 40 MHz —
Number of Configuration Pages Up to 8 (selectable via PGM[2..0]) —
Encapsulado 100-pin PQFP (20 x 14 mm) 100-pin PQFP (Plastic Quad Flat Pack), 20x14 mm
In-System Programmable Yes (via JTAG / IEEE 1149.1) —
JTAG Support Yes (IEEE 1149.1 boundary-scan and programming) —
Supported FPGA Families Altera Stratix, Cyclone, Arria series —
Data Compression Supported (15-30% density gain depending on target FPGA) —
Temperatura de funcionamiento -40C to +85C (industrial) -40C to +85C (industrial)
Tipo de montaje Surface Mount (PQFP) Surface Mount
Nivel MSL 3 (168 hours) [DATA_NEEDED: MSL rating]
Lead-Free / RoHS Lead-free (per JEDEC J-STD-020); RoHS compliance: [DATA_NEEDED] —
Dynamic Reconfiguration Yes (page mode via PGM[2..0] pins) —
Configuration Controller Integrated Built-in (nCONFIG, nSTATUS, CONF_DONE handshake)
Programming Interface JTAG / 4-wire passive serial —
Product Type — Enhanced Configuration PROM (Flash)
Tamaño de memoria — 16 Mbit
Configuration Data Width — Serial or 8-bit parallel (FPGA mode dependent)
Programmable Interface — IEEE 1149.1 JTAG (in-system programmable)
Compression Support — Yes (Altera FPGA-side decompression)
Page-Mode Configuration — Yes (multi-device daisy chain)
Supported FPGAs — Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K
Shipping Media — Tape and Reel (suffix T)
Estado RoHS — [DATA_NEEDED: RoHS compliance]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización