EPC2L20N vs EPC2L20 Comparación
Comparación detallada lado a lado de EPC2L20N por Altera y EPC2L20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPC2L20N | EPC2L20 |
|---|---|---|
| Marca | Altera | Altera |
| Categoría | Memory ICs | Memory ICs |
| Estado del ciclo de vida | NRND | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $17,20 | $25,80 |
| Función | In-System Programmable Configuration PROM for SRAM-based LUT FPGAs | — |
| Tamaño de memoria | 1.6 Mbit | 1.6 Mbit |
| Programmable Type | In System Programmable (ISP) | — |
| Supply Voltage - VCCINT/VCCIO | 3.0 V to 3.6 V or 4.5 V to 5.5 V | — |
| Encapsulado / Carcasa | 20-LCC (J-Lead), PLCC-20 | — |
| Packaging | Tube | — |
| Temperatura de funcionamiento | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| Supported FPGA Families | Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet) | — |
| Configuration Interface | Serial (Altera FPP / PS configuration scheme) | — |
| Cascade Support | Yes (multi-PROM chain via CE control) | Yes - multi-device daisy chain |
| Programming Method | In-system via 4-wire ISP / JTAG-style | — |
| Tipo de montaje | Surface Mount (J-Lead PLCC) | Surface Mount (PLCC socket compatible) |
| Recuento de pines | 20 | — |
| Lead Finish | Matte Tin (Pb-free) | — |
| Nivel MSL | 3 (168 hours) | [DATA_NEEDED: MSL rating] |
| Estado RoHS | Compliant | RoHS Compliant (per IC Components listing) |
| Tipo de memoria | — | Configuration PROM (non-volatile) |
| Organización de memoria | — | 8-bit byte |
| Interfaz | — | Serial FPGA configuration + JTAG (IEEE 1149.1 / IEEE 1532) |
| Programmability | — | In-system programmable via JTAG |
| Core Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Supply Voltage (VCCIO) | — | 3.3 V or 5.0 V (VCCSEL selectable) |
| Boundary Scan | — | JTAG IEEE 1149.1 BST |
| Encapsulado | — | 20-pin PLCC (J-lead) |
| Process Technology | — | Low-power CMOS |
| Target FPGAs | — | APEX II, APEX 20K, Mercury, ACEX 1K, Cyclone, Stratix |