EPM240GT100C4 vs EPM240GT100C4N Comparación

Comparación detallada lado a lado de EPM240GT100C4 por Altera y EPM240GT100C4N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM240GT100C4 EPM240GT100C4N
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Activo Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $6,50 $5,30
Family MAX II MAX II
Logic Elements (LE) 240 —
Equivalent Macrocells 192 —
Pin-to-Pin Delay (tPD) 4.7 ns —
Propagation Delay 6.1 ns (max) —
User I/O Pins (max) 80 —
On-chip Flash Memory (UFM) 8 Kbits —
Process Technology 0.18-µm, 6-layer-metal flash CMOS 0.18 µm 6-layer metal flash
Encapsulado 100-TQFP (TQFP-100), 16 x 16 mm, 0.5 mm pitch TQFP-100 (16 × 16 mm, 0.5 mm pitch)
I/O Standards Supported 1.5 V, 1.8 V, 2.5 V, 3.3 V (MultiVolt) —
Programming Interface JTAG (IEEE 1149.1) / In-System Programmable (ISP) —
Rango de temperatura de funcionamiento 0°C to +85°C (Commercial) —
Supply Voltage (Core) 3.3 V —
Tipo de montaje Surface Mount (Gull-Wing leads) Surface Mount
Lead-Free / RoHS Lead-Free (per FindIC entry); RoHS compliance [DATA_NEEDED: verify against manufacturer datasheet] —
Logic Elements — 240
Macro Cells — 192
Maximum User I/O — 80
On-chip Flash Memory — 8 Kbits
Core Voltage — 1.8 V
I/O Voltage Support — 1.5 V / 1.8 V / 2.5 V / 3.3 V
Maximum Operating Frequency — 247.5 MHz
Propagation Delay (tPD) — 6.1 ns
Speed Grade — C4
Programmability — JTAG (IEEE 1149.1) ISP
Estado RoHS — Lead-Free / Compliant

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización