EPM240T100I3N vs EPM240GT100C4N Comparación

Comparación detallada lado a lado de EPM240T100I3N por Intel y EPM240GT100C4N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM240T100I3N EPM240GT100C4N
Marca Intel Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $5,45 $5,30
Family MAX II MAX II
Device Logic Elements / Macrocells 192 macrocells —
Maximum User I/O Pins 80 —
Number of Logic Array Blocks (LABs) 4 —
On-chip User Flash Memory 8 Kbits —
Internal Performance 304 MHz —
Pin-to-pin Logic Delay (tPD1) 4.6 ns —
Global Clock Networks 4 —
Technology Node 0.18 um, 6-layer-metal flash CMOS —
Supply Voltage - Core 2.5 V / 3.3 V —
MultiVolt I/O Support 1.5 V / 1.8 V / 2.5 V / 3.3 V —
Temperatura de unión de funcionamiento -40C to +100C (industrial, 'I' grade) —
Speed Grade 3 C4
Encapsulado TQFP-100 (T100), 14x14 mm, 0.5 mm pitch TQFP-100 (16 × 16 mm, 0.5 mm pitch)
Programming Interface JTAG / IEEE 1149.1 ISP —
Instant-on (non-volatile) Yes (flash-based) —
Nivel MSL 3 (per JEDEC J-STD-020) —
Estado RoHS Compliant Lead-Free / Compliant
Logic Elements — 240
Macro Cells — 192
Maximum User I/O — 80
On-chip Flash Memory — 8 Kbits
Core Voltage — 1.8 V
I/O Voltage Support — 1.5 V / 1.8 V / 2.5 V / 3.3 V
Maximum Operating Frequency — 247.5 MHz
Propagation Delay (tPD) — 6.1 ns
Process Technology — 0.18 µm 6-layer metal flash
Tipo de montaje — Surface Mount
Programmability — JTAG (IEEE 1149.1) ISP

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización