EPM3064ALC44-10N vs EPM3064ATC44-10N Comparación

Comparación detallada lado a lado de EPM3064ALC44-10N por Altera y EPM3064ATC44-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ALC44-10N EPM3064ATC44-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $4,25 $5,10
Product Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 64 —
Logic Array Blocks (LABs) 4 4
User I/O Pins 34 34
Usable Gates 1,250 1250
Propagation Delay (tPD) 10 ns —
Maximum Counter Frequency 227.3 MHz 192.3 MHz
Supply Voltage (VCCINT) 3.0 V to 3.6 V 3.3 V
I/O Bank Voltage (VCCIO) 3.0 V to 3.6 V (MultiVolt) —
Configuration Memory CMOS EEPROM EEPROM (non-volatile)
In-System Programmability Yes (IEEE 1149.1 JTAG, IEEE 1532 compliant) —
Encapsulado 44-pin PLCC (LC44) TQFP-44 (10x10 mm)
Tipo de montaje Surface Mount (PLCC socket compatible) Surface Mount
Temperatura de funcionamiento [DATA_NEEDED: commercial / industrial grade] 0C to +70C (commercial)
Estado RoHS Compliant Compliant
Open-Drain Output Option Yes (per I/O pin) —
Output Slew-Rate Control Programmable —
Family — MAX 3000A
Macro Cells — 64
Pin-to-Pin Delay (tPD) — 10 ns
I/O Standard — MultiVolt (mixed 1.5 V / 1.8 V / 2.5 V / 3.3 V)
In-System Programming — IEEE Std. 1532 compliant
Boundary-Scan Test — IEEE Std. 1149.1 (JTAG) compliant
Pin-Locking — Yes (across design iterations)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización