EPM3064ATC100-10 vs EPM3064ATC100-4 Comparación

Comparación detallada lado a lado de EPM3064ATC100-10 por Altera y EPM3064ATC100-4 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ATC100-10 EPM3064ATC100-4
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $2,85 $5,20
Family MAX 3000A MAX 3000A
Logic Gates 1250 gates —
Macrocells 64 —
Logic Array Blocks 2 —
User I/O Pins 34 —
Encapsulado TQFP-100 (100-pin Thin Quad Flat Pack) 100-pin TQFP
Propagation Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 3.3 V —
Process Technology CMOS EEPROM CMOS EEPROM
In-System Programmability IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant —
Global Clock Signals 2 (with optional inversion) —
Output Enable Signals 6 or 10 pin- or logic-driven —
Output Slew-Rate Control Programmable —
Operating Temperature Grade Commercial —
MultiVolt I/O Support 1.5V / 1.8V / 2.5V / 3.3V interfaces —
Estado RoHS [DATA_NEEDED: RoHS compliance] unknown
Device Type — CPLD (EEPROM-based)
Macro Cells — 64
Logic Array Blocks (LABs) — 2
Usable Gates — 1,250 (range 600 to 10,000 across family)
Maximum User I/O Pins — 34
Pin-to-Pin Delay (tPD) — 4.5 ns
Counter Frequency (fCNT) — 227.3 MHz
Internal Performance — 222.2 MHz
Supply Voltage VCCINT — 3.3 V
I/O Voltage (MultiVolt) — 2.5 V / 3.3 V / 5.0 V
In-System Programming — Yes (IEEE 1149.1 JTAG)
Tipo de montaje — Surface Mount
Temperatura de funcionamiento — 0C to +70C (commercial) [DATA_NEEDED: industrial temp grade option]
Architecture — 5-level Altera MAX

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización