EPM3256AFC256-7 vs EPM3512AFC256-7 Comparación

Comparación detallada lado a lado de EPM3256AFC256-7 por Altera y EPM3512AFC256-7 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3256AFC256-7 EPM3512AFC256-7
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Última compra
Estado del stock In Stock In Stock
Precio unitario (USD) $12,10 $58,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 256 —
Logic Array Blocks (LABs) 16 16
Usable Gates 10,000 10,000
User I/Os 161 —
Pin-to-Pin Logic Delay 4.5 ns (max) 7.5 ns
Counter Frequency 227.3 MHz (max) —
Propagation Delay (tpd) 10 ns —
Core Voltage 3.3 V —
I/O Compatibility 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O) —
Process Technology CMOS EEPROM, 0.30 µm —
In-System Programmability IEEE Std. 1532-compliant 3.3-V ISP —
Boundary-Scan Test JTAG (IEEE 1149.1) —
Encapsulado FBGA-256 (FineLine BGA), 256 balls 256-ball FineLine BGA (FBGA-256)
Temperatura de funcionamiento 0 °C to 70 °C (Commercial) [DATA_NEEDED: operating temperature grade]
Speed Grade -7 —
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Macrocells — 512
User I/O Pins — 212
Counter Frequency (max) — 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.0 V to 3.6 V (3.3 V typ.)
I/O Voltage (VCCIO) — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programming — EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant)
Tipo de montaje — Surface Mount
Configuration Memory — Non-volatile EEPROM

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización