EPM3512AFC256-10N vs EPM3512AFC256-22 Comparación

Comparación detallada lado a lado de EPM3512AFC256-10N por Altera y EPM3512AFC256-22 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-10N EPM3512AFC256-22
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $43,22 $16,10
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10000 —
User I/O Pins 208 —
Logic Array Blocks (LABs) [DATA_NEEDED: number of LABs] 16
Operating Frequency (fMAX) [DATA_NEEDED: fMAX MHz] —
Pin-to-Pin Delay (tPD) 10 ns —
Setup Time (tSU) 4.5 ns —
VCCINT (Core Supply) 3.3 V —
VCCIO (I/O Supply) 3.3 V or 2.5 V —
Technology CMOS EEPROM-based, non-volatile —
Operating Temperature (Commercial) 0 C to +70 C —
Encapsulado 256-ball FBGA (17 mm x 17 mm) FC-256 (FineLine BGA, 256 balls, 1.0 mm pitch)
ISP Interface IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Tipo de montaje Surface Mount (BGA) Surface Mount (BGA)
Nivel MSL [DATA_NEEDED: MSL rating] —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O Pins — 208 (typical for FC256 package)
Speed Grade — -22 (tPD ~22 ns)
Propagation Delay (tPD) — 22 ns
Supply Voltage VCCINT — 3.3 V
I/O Standards Supported — 2.5 V, 3.3 V, 5.0 V (VCCIO selectable)
In-System Programming — IEEE Std. 1532-compliant ISP via JTAG
Configuration Memory — On-chip EEPROM (non-volatile)
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature grade]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización