EPM3512AFC256-19 vs EPM3512AFC256-18 Comparación

Comparación detallada lado a lado de EPM3512AFC256-19 por Altera y EPM3512AFC256-18 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-19 EPM3512AFC256-18
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $10,85 $17,20
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10000 —
Logic Array Blocks (LABs) 16 16
Maximum Operating Frequency 80 MHz —
Pin-to-Pin Delay (tPD) 7.5 ns —
Speed Grade -19 —
User I/O Pins 208 —
Encapsulado 256-ball FineLine BGA (FC) 256-ball FineLine BGA (FCBGA)
Supply Voltage VCCINT 3.3 V —
I/O Supply Voltage VCCIO 2.5 V or 3.3 V (5.0 V tolerant inputs) —
Programming Interface JTAG (IEEE 1149.1) / ISP (IEEE 1532) —
Process Technology 0.30 µm CMOS EEPROM —
Temperatura de funcionamiento -40C to +85C (industrial) [DATA_NEEDED: industrial/commercial grade]
Non-volatile Configuration Yes (EEPROM-based) —
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: not specified in retrieved data]
Maximum User I/O Pins — 212
Pin-to-Pin Delay (tPD1) — 18 ns
Global Clock Networks — 4
VCCINT (Core Supply) — 3.0 V to 3.6 V (3.3 V typical)
VCCIO (I/O Supply) — 2.5 V or 3.3 V (MultiVolt)
Programming Technology — EEPROM (non-volatile)
In-System Programming — IEEE Std. 1532 / JTAG (IEEE Std. 1149.1)
Ball Pitch — 1.0 mm

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización