EPM3512AFC256-23 vs EPM3512AFC256-10N Comparación

Comparación detallada lado a lado de EPM3512AFC256-23 por Altera y EPM3512AFC256-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-23 EPM3512AFC256-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $15,75 $43,22
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10,000 10000
Logic Array Blocks (LABs) 16 (32 macrocells each) [DATA_NEEDED: number of LABs]
Maximum Operating Frequency 178.6 MHz —
Propagation Delay (tPD) 5.5 ns —
Pin-to-Pin Delay 23 ns —
Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
User I/O Pins [DATA_NEEDED: user I/O count for FC256] 208
Encapsulado 256-ball FineLine BGA (FC256), 17 mm x 17 mm 256-ball FBGA (17 mm x 17 mm)
Programming Interface JTAG (IEEE Std. 1149.1) / ISP —
Process Technology 0.30 µm CMOS EEPROM —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature grade] —
Tipo de montaje Surface Mount (BGA) Surface Mount (BGA)
Operating Frequency (fMAX) — [DATA_NEEDED: fMAX MHz]
Pin-to-Pin Delay (tPD) — 10 ns
Setup Time (tSU) — 4.5 ns
VCCINT (Core Supply) — 3.3 V
VCCIO (I/O Supply) — 3.3 V or 2.5 V
Technology — CMOS EEPROM-based, non-volatile
Operating Temperature (Commercial) — 0 C to +70 C
ISP Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Nivel MSL — [DATA_NEEDED: MSL rating]
Estado RoHS — [DATA_NEEDED: RoHS status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización