EPM3512AFC256-23 vs EPM3512AFC256-22 Comparación

Comparación detallada lado a lado de EPM3512AFC256-23 por Altera y EPM3512AFC256-22 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-23 EPM3512AFC256-22
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $15,75 $16,10
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10,000 —
Logic Array Blocks (LABs) 16 (32 macrocells each) 16
Maximum Operating Frequency 178.6 MHz —
Propagation Delay (tPD) 5.5 ns 22 ns
Pin-to-Pin Delay 23 ns —
Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
User I/O Pins [DATA_NEEDED: user I/O count for FC256] —
Encapsulado 256-ball FineLine BGA (FC256), 17 mm x 17 mm FC-256 (FineLine BGA, 256 balls, 1.0 mm pitch)
Programming Interface JTAG (IEEE Std. 1149.1) / ISP —
Process Technology 0.30 µm CMOS EEPROM —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: operating temperature grade]
Tipo de montaje Surface Mount (BGA) Surface Mount (BGA)
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O Pins — 208 (typical for FC256 package)
Speed Grade — -22 (tPD ~22 ns)
Supply Voltage VCCINT — 3.3 V
I/O Standards Supported — 2.5 V, 3.3 V, 5.0 V (VCCIO selectable)
In-System Programming — IEEE Std. 1532-compliant ISP via JTAG
Configuration Memory — On-chip EEPROM (non-volatile)
Estado RoHS — [DATA_NEEDED: RoHS compliance status]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización