EPM3512AFC256-3N vs EPM3512AFC256-7N Comparación

Comparación detallada lado a lado de EPM3512AFC256-3N por Altera y EPM3512AFC256-7N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-3N EPM3512AFC256-7N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Activo Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $23,40 $61,00
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10,000 10,000
Logic Array Blocks (LABs) 16 —
Maximum Operating Frequency 116.3 MHz —
Pin-to-Pin Delay (tPD) 3.5 ns (speed grade -3) —
Speed Grade -3 (slowest in family) —
Core Supply Voltage (VCCINT) 3.3 V 3.3 V
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) 3.3 V or 2.5 V
Encapsulado 256-ball FineLine BGA (FC-256) 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch
Tipo de montaje Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) / IEEE Std. 1532 ISP JTAG (IEEE 1149.1)
Configuration Memory Non-volatile EEPROM —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature grade] 0 C to 70 C (commercial)
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Product Type — CPLD (Complex Programmable Logic Device)
User I/Os — 208
Logic Blocks — 16 (32 macrocells each)
Propagation Delay (tPD) — 7.5 ns
Maximum Internal Frequency (fMAX) — 116.3 MHz
5V Tolerant I/O — Yes
In-System Programmability — IEEE Std. 1532 compliant
Process Technology — CMOS EEPROM, 0.30 um

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización