EPM3512AFC256-5C vs EPM3512AFC256-10N Comparación

Comparación detallada lado a lado de EPM3512AFC256-5C por Altera y EPM3512AFC256-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AFC256-5C EPM3512AFC256-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $28,95 $43,22
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10,000 10000
Maximum Operating Frequency 95.2 MHz —
Pin-to-Pin Delay (tPD) 5 ns 10 ns
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (banked MultiVolt I/O) —
User I/O Pins 212 (max) 208
Encapsulado 256-ball FBGA, 17 mm × 17 mm, 1.0 mm pitch 256-ball FBGA (17 mm x 17 mm)
Temperatura de funcionamiento 0 °C to +70 °C (commercial, "C" grade) —
Programming Interface IEEE Std. 1532 / JTAG (4-wire) in-system programmable —
Tipo de montaje Surface Mount Surface Mount (BGA)
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Technology EEPROM-based macrocell, non-volatile CMOS EEPROM-based, non-volatile
Logic Array Blocks (LABs) — [DATA_NEEDED: number of LABs]
Operating Frequency (fMAX) — [DATA_NEEDED: fMAX MHz]
Setup Time (tSU) — 4.5 ns
VCCINT (Core Supply) — 3.3 V
VCCIO (I/O Supply) — 3.3 V or 2.5 V
Operating Temperature (Commercial) — 0 C to +70 C
ISP Interface — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Nivel MSL — [DATA_NEEDED: MSL rating]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización