EPM3512AQC20810N vs EPM3512AQC208-7 Comparación

Comparación detallada lado a lado de EPM3512AQC20810N por Altera y EPM3512AQC208-7 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQC20810N EPM3512AQC208-7
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $39,75 $41,72
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 512 —
Usable Gates 10,000 10,000
User I/Os 172 172
Logic Array Blocks (LABs) 16 —
Propagation Delay (tPD) 10 ns 7.5 ns
Core Voltage (VCCINT) 3.3 V —
I/O Voltage (VCCIO) 3.3 V (5.0 V tolerant I/O) —
Encapsulado 208-pin PQFP (Plastic Quad Flat Pack) 208-Pin PQFP (FQFP, gull-wing)
Configuration Memory EEPROM (non-volatile, instant-on) —
Programming Interface JTAG (IEEE 1149.1 / IEEE 1532 ISP) —
Maximum Frequency [DATA_NEEDED: fMAX] —
Temperatura de funcionamiento [DATA_NEEDED: industrial/commercial grade range] 0 C to +70 C (commercial)
Estado RoHS [DATA_NEEDED: lead-free/RoHS status] Compliant
Tipo de montaje Surface Mount —
Nivel MSL [DATA_NEEDED: MSL rating] —
Macrocells — 512
Counter Frequency (fCNT) — 116.3 MHz
Logic Elements / LEs — N/A (CPLD macrocell architecture)
Supply Voltage (VCCINT) — 3.3 V
I/O Standards Supported — 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O)
Programming — In-System Programmable via JTAG (IEEE Std. 1532)
Process Technology — CMOS EEPROM, 0.30 um
Lead-Free — Yes

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización