EPM3512AQI208-10N vs EPM3512AQI208-7 Comparación

Comparación detallada lado a lado de EPM3512AQI208-10N por Intel y EPM3512AQI208-7 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3512AQI208-10N EPM3512AQI208-7
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $12,90 $9,85
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Logic Family CMOS EEPROM-based —
Macro Cells 512 512
Logic Array Blocks (LABs) 12 16
User I/Os 172 (max), 208-pin package —
Propagation Delay (tPD) 10 ns —
Tensión de alimentación 3.3 V —
I/O Standards MultiVolt (2.5 V / 3.3 V / 5 V tolerant) —
Package Type PQFP-208 (FINE LINE BGA-style 256-pin land) —
Pins 256 (package), 208 used —
Temperatura de funcionamiento 0C to 70C -40C to +85C (industrial)
Tipo de montaje Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) / ISP (IEEE 1532) —
Compliance RoHS status unknown from data —
Boundary Scan Built-in BST (IEEE 1149.1) —
Configuration Memory On-chip EEPROM, non-volatile —
Usable Gates — 10,000
Maximum Operating Frequency — 116.3 MHz
Speed Grade — -7
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD in ns]
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V
Programmability — Non-volatile, in-system programmable (IEEE Std. 1532)
JTAG Support — Yes (IEEE 1149.1 boundary scan + ISP)
User I/O Pins — [DATA_NEEDED: user I/O count for PQFP-208]
Encapsulado — 208-pin PQFP
Lead-Free / RoHS — Compliant per Altera product page

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización