EPM5016PC-1 vs EPM5016DC-20 Comparación

Comparación detallada lado a lado de EPM5016PC-1 por Altera y EPM5016DC-20 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5016PC-1 EPM5016DC-20
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,95 $16,50
Family MAX 5000 EPLD MAX 5000
Macrocells 16 16
Usable Gates 200 —
Logic Array Blocks (LABs) 1 —
Propagation Delay (tPD) 35 ns 20 ns
Maximum Frequency (fMAX) 62 MHz —
Setup Time (tSU) [DATA_NEEDED: setup time ns] —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Supply Current (ICC) 50 mA typical —
Temperatura de funcionamiento 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature range]
Encapsulado PDIP-20 (plastic DIP, through-hole) —
Recuento de pines 20 —
Configuration Memory CMOS EEPROM (UV-erasable) —
Programming Interface Altera 4-pin JTAG-style (MasterBlaster / ByteBlaster) —
Estado RoHS Non-compliant (PDIP with SnPb leads, pre-RoHS era) [DATA_NEEDED: RoHS compliance]
Device Type — EPLD (UV-Erasable Programmable Logic Device)
Product Terms — 160
Dedicated Inputs — 7
I/O Pins — 8
Frecuencia de reloj máxima — 62.5 MHz
Maximum Supply Voltage — 5.25 V
Nominal Supply Voltage — 5.0 V
Process Technology — CMOS, UV-erasable
Architecture — PAL-type macrocell with Programmable Interconnect Array (PIA)
Package Type — 20-pin Ceramic DIP (Cerdip) with UV window
Package Suffix Code — DC = Ceramic DIP, Commercial
Speed Grade — -20 = 20 ns tPD
Programming Method — UV erase + EPROM-style programming via Altera programming hardware

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización