EPM5128LC-1 vs EPM5192-1LC Comparación

Comparación detallada lado a lado de EPM5128LC-1 por Altera y EPM5192-1LC por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM5128LC-1 EPM5192-1LC
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $8,20 $19,40
Family MAX 5000 MAX 5000
Logic Elements / Macrocells 128 macrocells —
Number of Usable Gates [DATA_NEEDED: usable gates] —
Dedicated Inputs 7 —
Bidirectional I/O Pins 52 —
Total User I/O 60 (max) —
Propagation Delay (tpd) 30 ns [DATA_NEEDED: -1 speed grade tpd in ns]
Supply Voltage (VCC) 5 V (±10%) —
Process Technology CMOS EPROM, UV-erasable UV EPROM, erasable windowless
Programmability UV-erasable / OTP (windowed package) —
Package Type 68-pin J-lead ceramic chip carrier (PLCC windowed) —
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (commercial)
JTAG Support IEEE 1149.1 boundary-scan —
Tipo de montaje Surface Mount (J-lead PLCC socket compatible) Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] Non-compliant (ceramic windowless package, lead-bearing termination)
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 3,750
Macrocells — 192
Logic Array Blocks (LABs) — 4
User I/O Pins — 64
Maximum Operating Frequency — 62.5 MHz
Tensión de alimentación — 5 V
Programmable Interconnect — PIA (Programmable Interconnect Array)
JTAG Boundary Scan — IEEE 1149.1 compliant
Encapsulado — 64-pin Ceramic J-Lead Chip Carrier (LC)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización